ibis-banner

Asian IBIS Summit (Shanghai/ Taipei)

Data: Friday, Nov.11, 2016 in Shanghai/ Monday, Nov.14,2016 in Taipei
Location: Parkyard Hotel Shanghai, 699 Bibo Road, Zhangjiang Hi-Tech Park, Shanghai/ The Sherwood Hotel, No.111, Sec.3, Min Sheng East Road, Taipei

Xpeedic Technology will participate the Asian IBIS Summit Shanghai and Taipei on Nov. 11 and Nov.14, 2016. Dr. Wenliang Dai, VP of Engineering and Zachary Su, AE manager of Xpeedic Technology will deliver the following speech:

Paper: Multiple Channel Analysis for Orthogonal Backplane Design
Authors: Dr. Wenliang Dai and Zachary Su

More details to see: http://www.eda.org/ibis/summits/

banner2

Signal integrity in high speed digital design Seminar

Signal integrity in high speed digital design Seminar will be jointly organized by Xpeedic Technology, Taiwan Electronic Connection Industry Association and Polar Instruments on Nov.3, 2016.

This seminar will introduce the main challenges of signal integrity in high speed design and the practical solutions. CEO of Xpeedic and his team will deliver a comprehensive presentation and SI experts from Lenovo, Keystone and Advantech will also share their success cases then.

Please join us by registration in Taiwan@polarinstruments.asia.

  • Time:Thursday 2016/11/3 9:00-16:30
  • Place:Novotel Taipei Taoyuan International Airport
  • Agenda

QQ图片20161024150922

banner_epeps

EPEPS 2016

Date: Oct 23-26, 2016.
Location: San Diego, CA, US
EPEPS (Electrical Performance of Electronic Packaging and Systems) is the premier international conference on advanced and emerging issues in electrical modeling, analysis and design of electronic interconnections, packages and systems. It also focuses on new methodologies and design techniques for evaluating and ensuring signal, power and thermal integrity in high-speed designs.
Xpeedic will showcase their latest update in RF front end miniaturization solution and high speed signal integrity (SI) solution in the conference. Their IP on silicon integrated passive devices (IPD) delivers the industry-leading combination of performance and integration to enable system-in-package (SiP) for a broad range of applications. Their fast and accurate SI software enables the quick way to simulate the high speed channel for both pre-layout and post-layout scenarios.
More details to see http://www.epeps.org/

h3c

基于ViaExpert仿真的AC耦合电容阻抗优化设计

程斌1王博1

  (1.杭州华三通信技术有限公司, 浙江 杭州 310052)

要:本文首先介绍了高速串行链路设计中AC耦合电容阻抗优化的重要性,然后阐述如何利用苏州芯禾公司旗下软件ViaExpert对AC耦合电容设计进行前仿真,然后指导后续PCB设计,最后PCB完成后进行后仿真,完成仿真的闭环设计。

关键词:AC耦合电容  苏州芯禾  PCB

本文首先介绍了高速串行链路设计中AC耦合电容阻抗优化的重要性,然后阐述如何利用Xpeedic苏州芯禾科技公司旗下软件ViaExpert对AC耦合电容设计进行前仿真,然后指导后续PCB设计,最后PCB完成后进行后仿真,完成仿真的闭环设计。

1 引言

随着高速串行总线的速率越来越高,链路的阻抗也随之成为SI工程师关注的焦点。由于高速串行总线链路中唯一的无源器件就是AC耦合电容,所以在我们对传输线阻抗以及过孔或者连接器的PIN的阻抗优化之后,剩下的也就是AC耦合电容的阻抗的优化,当然25Gbps链路为了进一步减小AC耦合通道阻抗不连续性的影响,IC厂家直接把AC耦合电容设计在接收端芯片这里,所以对于正在设计10Gbps链路的应用,AC耦合电容成为SI工程师的必修课了。

AC耦合电容的阻抗仿真,因为需要考虑到焊盘和GND或者POWER平面的容性耦合,所以常规在HFSS中建模会比较耗费时间,目前芯禾科技推出的ViaExpert建模工具可以针对各种叠层和电容封装进行AC耦合电容阻抗优化前仿真,后续布线阶段也可以导入Brd文件提取出AC耦合电容的焊盘尺寸和掏空的层数和大小,最终仿真出你所能接受的阻抗设计。

2 AC耦合电容的掏空设计

AC耦合电容焊盘相比链路的走线会比较宽,这样对于高速信号传输来说就是一处阻抗不连续点(如图1),为保证阻抗的一致性,AC耦合电容的下方需要做多层的掏空,但是由于PCB设计的第3层或者倒数第3层通常是POWER层,挖空后可能会导致BGA IO口模拟电源的压降问题;目前很多电源模块都具有Remote Sense功能,可以补偿PCB压降问题,所以AC耦合电容焊盘下方做多层掏空也是可以的。

在此背景下,我们就需要一种仿真工具可以对掏空大小和掏空层数做阻抗优化仿真,通过调整AC耦合电容焊盘下方的挖空大小以及挖空的层数来确定单板基于某种叠层下的焊盘阻抗是否比较接近差分传输线的阻抗,最终给出PCB设计的优化规则。后续我将介绍如何利用芯禾科技推出的ViaExpert软件进行AC耦合电容阻抗优化仿真的设计。

图1

图1 高速串行链路中AC耦合电容的设计

3 AC耦合电容阻抗前仿真优化

在芯禾科技发布的最新ViaExpert版本中,有专门针对AC耦合电容阻抗仿真的优化流程,软件界面如下图2所示。叠层可以利用软件默认设置也可以由用户PCB叠层,通过Import按钮导入。AC耦合电容这里可以支持一对差分也可以支持多对差分进行AC耦合电容的串扰仿真,这里我们只以单对差分为例进行仿真。

图2

图2 AC耦合电容建模初始界面

上图确定好叠层和AC耦合电容的对数之后我们就可以对单对AC耦合电容的出线及信号孔和地孔做更详细的设置,具体设置信息如下图3所示。

图3

图3 AC耦合电容建模设置

这里我们以0402的AC耦合电容为例进行仿真,一端Botm层通过换层过孔连接Top面的AC耦合电容,另外一端通过过孔再连接到Art12层,这里我们分别仿真3种情况;电容掏空到GND02层,X方向掏34mil,Y方向掏66mil(Case1)。模型建好后的3D效果图如图4所示。

图4

图4 AC耦合电容3D效果图(Case1)

电容掏空到GND02层,X方向掏28mil,Y方向掏58mil(Case2),如图5所示。

图5

图5 AC耦合电容3D效果图(Case2)

电容掏空到POWER04层,X方向掏34mil,Y方向掏66mil(Case3),如图6所示。

图6

图6 AC耦合电容3D效果图(Case3)

模型生成好后,电容出线的两端会自动生成Wave Port,所以不需要你手动去设置Port,这里还有一点就是材料的参数以及孔径需要你去设置,材料参数设置因为是前仿真,所以用Djordjevic-Sarkar Model Input简单的频变模型(图7),只需要设置一个频点的Dk和Df值就可以求解宽带的频变曲线。具体设置界面如下所示,这里我们板材选用FR-4,Dk和Df的值选择1GHz频点。

图7

图7 Djordjevic-Sarkar Model Input

Case1和Case2参数分别设置好之后,我们就可以开始仿真,仿真频率范围设为10MHz-20GHz频段。具体设置如下图8所示,芯禾科技在最新的版本当中加入了Dense Mesh功能,可以在对结构复杂区域增加Mesh的数量,客户可以通过勾选项自行选择。

图8

图8 仿真引擎设置

下面是Case1,Case2,Case3三种情况下AC耦合电容插入损耗,回波损耗以及差分阻抗曲线,分别如图9,图10及图11所示。这里使用的是Xpeedic公司的SnpExpert对S参数进行比较。

图9

图9 3种Case的插入损耗曲线

图10

图10 3种Case的回波损耗曲线

图11

图11 3种Case的差分阻抗曲线

从以上3种情况的仿真结果可以看出,掏空2层的阻抗是最接近100ohm的,所以在5.16GHz基频处的插入损耗和回波损耗也是最优秀的,但是和掏空1层的结果差别不是太大,Case2情况是最差的,因为掏空区域变小了,差分阻抗变低了。所以后续我们在PCB设计阶段就可以根据以上前仿真结果进行指导,对于通流比较紧张的情况,我们只掏空GND02层的地,对于POWER03或者ART03空间宽裕的情况下,可以掏2层处理。

4 AC耦合电容阻抗后仿真验证

根据上节3种Case情况下的仿真结果和PCB设计的实际情况,AC耦合电容只掏空GND02层,掏空尺寸为X方向掏34mil,Y方向掏66mil。因为ViaExpert可以直接导入Brd文件,所以在PCB设计完成后在ViaExpert里面直接对Brd进行解析,提取出板上的AC耦合电容和出线。PCB实际AC耦合电容的设计以及导入到ViaExpert中提取完成的3D效果图分别如图12和图13所示。

图12

图12 实际AC耦合电容出线

图13

图13 实际AC耦合电容3D效果图

因为ViaExpert里面提取Brd无法获得电容相应的模型,所以后仿真需要把模型导入到HFSS中,然后加上AC耦合电容的Model,最终如图14所示。

图14

图14 实际AC耦合电容3D效果图

仿真结果如下图15,图16,图17所示。基本和前仿真结果一致

图15

图15 实际AC耦合电容后仿真插入损耗

图16

图16 实际AC耦合电容后仿真回波损耗

图17

图17 实际AC耦合电容后仿真差分阻抗

5 结论

本文介绍了如何利用Xpeedic公司旗下的ViaExpert软件对高速串行链路AC耦合电容的前仿真差分阻抗优化以及PCB后仿真建模,前仿真得出设计方向后指导PCB设计,最后后仿真确定设计是否满足要求,最终保证高速串行链路设计的一板成功。

h3c

使用芯禾Expert系列软件实现高速链路仿真

杭州华三通信技术有限公司 王博 程斌

一、背景

高速串行通道(Serdes)是目前绝大多数通信系统中用到的数据传输通道,为满足人们对图片、视频传输所带来的日益增长的带宽需求,通信设备中高速串行通道上的信号速率以每五年翻一倍的速度进行提升。从最初的单链路10Mb/s速率一路提升到当前业界广泛应用的25Gb/s速率,而且未来还会向着56G、112G等更高速率持续演进,图1所示即为以太网联盟定义的以太网速率升级路线图。图1

图1 未来五年以太网速率升级路线图

对于几十Gbps速率的高速串行链路,单纯依靠以往的设计经验,已经无法确保高速链路设计的正确性。因此,需要采用各种高频电磁场仿真的EDA工具软件,在设计前和设计完成后对高速串行链路进行前仿真和后仿真分析,充分验证高速串行链路的各种电气性能是否满足设计要求,从而确保一次性地设计成功,满足产品上市的时间需求。

当前业界已经有多款高频电磁场仿真工具,如ANSYS Electronics系列仿真工具(包括HFSS、SIWave、SystemSI、Nexxim等)、KeySight ADS/EMPro等、Cadence Sigrity仿真套件、Synopsys HSpice等。这些EDA仿真软件均为国外大厂开发,且经过了多年的业界应用,软件的功能、易用性、仿真精度等各方面都经过了充分验证。但正如前文所述,人们对以太网带宽持续提升的迫切需求使得路由器、交换机、服务器等数据通信设备中的高速串行链路速率飞速提升,如何实现对更高信号速率链路的准确建模分析,成为了当前EDA仿真软件领域各个厂家均需面对的课题。另外,随着信号速率的提升,高速链路中以往可以忽略的一些影响因素,如绿油影响、BGA焊球、走线泪滴等,在当前的仿真模型中均需考虑进去。

芯禾的Expert系列软件(Via Expert、Snp Expert、Channel Expert)是完全在国内研发的一套高频电磁场仿真分析软件,在吸取了上述各个EDA国际大厂软件优点的基础上,为信号完整性设计者提供了一整套更加便捷的高速Serdes链路建模、仿真、分析方法。基于芯禾的Expert系列软件,可以让SI仿真人员从繁琐的通道建模和数据分析中解放出来,将精力更加集中在通道链路的性能分析和优化上,从而大幅提升仿真设计效率。

下面将详细讲解使用芯禾Expert系列软件实现高速链路的前仿真和后仿真方法。

二、高速链路的前仿真

图2

图2 传统背板系统链路示意图

图2所示为传统背板系统链路,信号从一块子卡上的芯片发出,经过背板后被另一块子卡上的芯片接收。以此信号拓扑为例,高速Serdes链路的前仿真过程包括了以下几个步骤:

1、从连接器厂家处获得高速连接器的S参数模型;

2、建立各块单板上信号孔和走线的模型;

3、搭建整体链路拓扑,仿真链路的插损、回损、阻抗等曲线;

4、查看仿真结果,并将仿真结果与国际标准进行对比,判断链路的电气性能是否满足规范要求。

由于连接器厂家通常会提供其高速连接器的S参数模型给用户,因而,对高速通道仿真人员来说,仿真的实际工作是从上述第二步开始的。

如图3所示,在Via Expert软件中有各种建模的Template。使用这些Template,用户只需要跟随向导界面,设置好叠层和相关参数,就可以由软件自动建出所需的三维模型。相比于HFSS、EMPro、Sigrity等软件,Via Expert针对PCB链路建模所做的这些Template大大简化了仿真人员的建模工作量,使得用户通过GUI界面向导,在很短的时间内就可以建出所需的模型。

图3

图3 使用Via Expert自带的各种Template建出PCB上各种孔的模型

用Via Expert对BGA处差分过孔建模

在图3界面中选择Model With BGA模板,就会弹出图4所示的BGA Via建模向导。在图4界面中,用户可以选择软件自带的叠层,或者导入实际单板上的叠层。然后,通过设置Padstack处的数据值,定义BGA处的过孔和焊盘的具体尺寸。接着,设置BGA Pitch的大小、过孔的数量。最后,设置BGA处Fanout短线的长度、方向。如果用户觉得有必要,还可以给BGA Pad加上焊球的模型,从而更真实地模拟BGA处的物理特性。

图4

图4 BGA Via建模向导Step 1

图5

图5 BGA Via建模向导Step 2

图6

图6 通过Template建出的BGA Via模型

完成参数设置之后,点击图4中的Next按钮,进入图5所示的BGA Via建模向导界面。由于在图4界面中设置所有过孔均为地孔,因此需要在图5界面中选中部分地孔,通过鼠标右键菜单将其属性更改为信号孔。完成这一设置后,再点击Next按钮,对BGA Via模型进行必要的切割。之后点击Finish按钮,软件就会自动建出图6所示的BGA Via过孔模型。

在Via Expert软件生成的新工程文件的Footprint界面中,对BGA Pad赋上Coax Port,对引出的差分线赋上Lumped Port或Wave Port,再设置好仿真的频段,整个建模过程就结束了。在检查无误后,就可以在Via Expert中进行仿真,获得模型的S参数。

用Via Expert对AC耦合电容建模

10Gbps及以下速率的高速Serdes链路上通常都会带有AC耦合电容,起到隔离直流电平的作用。在大部分EDA仿真工具中,AC耦合电容部分都需要由仿真人员手动建模。这不仅耗时耗力,而且对于初学者而言,很难一次性建出正确的模型。类似于BGA Via建模,Via Expert软件也提供了AC Cap建模Template。在图3界面中选择Model With AC Cap模板,就会弹出图7所示的AC Cap建模向导。为了便于给模型添加仿真端口,在图7所示的AC Cap模型中包括了电容焊盘上的引出走线,以及引出走线对应的Fanout过孔。

图7

图7 AC Cap建模向导

在AC Cap建模向导界面中提供了大量可以设置的参数。在图7中的Stackup/Padstack一栏中,用户可以设置AC Cap Fanout过孔的孔径、焊盘等尺寸。在AC Capacitor一栏中,用户可以设置AC Cap所在的位置是单板的Top面还是Bottom面,同时设置AC Cap焊盘的尺寸、焊盘对应的参考层、焊盘在参考层上的掏空大小等参数。在Signal/Ground一栏中,用户可以设置Fanout过孔之间的间距、Fanout过孔的类型等参数。在Trace/port一栏中,用户可以设置AC Cap两端差分线的线宽、间距、所在的走线层等参数。

可以说Via Expert提供的AC Cap建模向导界面中几乎囊括了AC Cap建模所有必需的参数。如果用户不清楚某些参数的含义,可以点击Help按钮。此时会弹出参数说明的示意图,帮助用户了解各个参数的意义。对于仿真人员而言,只需要根据自己的需要,在图7界面中设置相应的参数,然后点击OK按钮,就可以非常轻松地获得自己想要的AC Cap三维模型。

由Via Expert AC Cap建模向导建出的一种AC Cap模型如图8所示。软件建出的模型会自动设置好各种端口,用户只需要在Via Expert软件主界面中设置好仿真频段,就可以正常进行仿真,获得模型的S参数。

图8-1

图8 通过Template建出的AC Cap模型

用Via Expert对连接器Footprint孔建模

除了BGA Via和AC Cap之外,要仿真高速串行链路,还需要建模高速连接器在PCB上的Footprint信号通孔,Via Expert同样提供了对应的建模Template。在图3界面中选择Model With Footprint模板,就会弹出图8所示的BGA Via建模向导。

Via Expert中自带了很多业界当前正在使用的高速连接器Footprint模型,如果没有所需要的,可以在现有连接器Footprint模型的基础上进行修改,然后另存为连接器Footprint模型库文件。在图8中选择所需的连接器名,点击Next按钮,就会弹出该连接器的Footprint模型,如图9所示。

根据仿真需要的信号孔数量对图9中的连接器Footprint管脚进行选择,然后点击Finish按钮,软件就会自动生成图10所示的连接器Footprint Hole三维模型。同样的,在Via Expert软件主界面上设置信号孔的端口和引出走线,再设置好仿真频段,在Via Expert中仿真后就可以得到该模型的S参数。

图8-2

图8 Footprint Hole建模向导Step 1

图9

图9 Footprint Hole建模向导Step 2

图10

图10 通过Template建出的Footprint Hole模型

当信号速率较高时,对于各种孔的模型都会有背钻的要求。Via Expert软件对于信号孔的背钻提供了非常方便的设置功能。

在Via Expert软件主界面上点击Project目录树中的Stackup项,就会弹出图11所示的当前模型叠层设置界面。根据每层介质厚度和铜厚,在Elevation一栏中从下往上依次计算出了每一层在Z轴方向上的坐标值。在图12所示的Drill页面中,用户可以通过By Layer或By Depth来设置背钻的深度。如果通过By Layer来设置背钻深度,可以在所指定的层位置通过Shift值来进行背钻深度的上下偏移;如果通过By Depth来设置背钻深度,则图11界面中Elevation一栏中的值就可以帮助设计者快速确定背钻深度,不需要由设计者再手动计算。

每一种背钻类型的设定,在图12界面右侧都会有相应的图示。背钻深度的修改,可以及时反映到示意图中,从而方便了设计者的检查。除了可以做Bottom面到Top面的背钻外,用户还可以设置Top面到Bottom面的背钻,以及对一个孔同时设置Bottom面到Top面和Top面到Bottom面的背钻。

图11

图11 Stackup界面中对叠层的显示

图12

图12 Stackup界面中对各种背钻的设置

对于背钻后的孔,用户可以设置其内部的填充材质是空气或其它介质,从而对应实际PCB加工中背钻孔是否做树脂塞孔的工艺处理形式。

在图12界面中完成上述种种设置后,将对应的设置项赋给需要做背钻的信号孔,就完成了信号孔背钻的整个设置过程。

从上面的背钻设置细节中可以看到,Via Expert软件在背钻参数设置方面充分考虑到了用户使用的便捷性、实际生产加工的制成等因素,可以让用户快速、高效、准确地完成背钻设置,保证了仿真模型与加工实物的一致性。这一特色不仅体现在Via Expert软件背钻参数设置上,也贯彻在芯禾Expert整套软件中。

用Channel Expert搭建传统背板链路拓扑

对高速Serdes链路各个部分完成三维建模和仿真后,就可以在Channel Expert软件中将通道各个部分的模型搭建起来,从而仿真整条链路的电气性能。

与Via Expert一样,在Channel Expert中针对不同的通道链路类型,也开发了对应的通道建模Template。如图13所示,在Add Channel by Template菜单下有四种类型的通道链路建模Template。对于单板内部芯片与芯片之间互连的高速链路,可以选用Chip to Chip Template;对于传统背板链路,可以选用Traditional Backplane Template;对于正交直连的背板链路,可以选用Orthogonal Direct Backplane Template;对于带中置背板的正交背板链路,可以选用Orthogonal Mid-Plane Backplane Template。

针对本文中的传统背板链路,选择Traditional Backplane Template后,就会弹出图14所示的传统背板链路拓扑搭建向导界面。根据图14界面例图中的数字标号,用户在界面下半部分从左往右依次设置单板上的过孔模型、走线模型、连接器通孔模型、连接器模型等。

对于链路不同部位的过孔模型、连接器通孔模型、连接器模型,通过图14界面下半部分各个Via栏中的Add命令,将前面几个步骤中仿真得到的S参数文件依次导入。在导入S参数文件的时候,用户还可以根据导入界面上的设置项对S参数端口顺序进行调整。对于链路不同部位的传输线模型,在图14界面下半部分各个Trace栏中可以设置该传输线对应的叠层、线宽、间距、长度等参数。传输线模型可以是一对差分线,也可以是多对差分线。用户不仅可以设置传输线所在介质的介电常数和损耗角,还可以设置铜箔的粗糙度。

图13

图13 Channel Expert中通道建模Template

图14

图14 传统背板链路拓扑搭建向导

完成各种参数设置之后,点击图14界面上的OK按钮,就会在Channel Expert主界面该工程项目下自动建出图15所示的传统背板系统一对差分链路的仿真拓扑,或者类似于图16所示的多对差分链路的仿真拓扑。在图14界面中设置的各种孔的S参数文件、传输线的仿真参数都会自动带到图15和图16链路各个部分中去。用户只需要设置一下仿真的频段,点击仿真按钮后,就可以得到整个链路的频域仿真结果。仿真结束之后,Channel Expert会自动地调用Snp Expert,将仿真得到的S参数文件自动导入Snp Expert中,让用户进行进一步的数据分析和后处理工作。

图15

图15 一对差分传统背板链路仿真拓扑

图16

图16 四对差分传统背板链路仿真拓扑

差分链路拓扑搭建功能在各类EDA仿真软件中都有,其中最为典型的就是图17所示的ADS的手动搭建方式。ADS中也有S参数、传输线等多个模块,这些模块之间需要用户根据端口顺序手动连线。这一过程较为繁琐,一旦出现端口顺序弄错,往往要从头检查整个拓扑连线。

图17

图17 ADS中搭建的差分链路仿真拓扑

Channel Expert通过模板的方式辅助设计者进行链路拓扑的搭建,对导入的S参数还能够进行端口顺序的调整,从而使得整个拓扑各个部分之间的连接关系清晰、顺畅。在设置好参数后,整个拓扑自动生成,不再需要设计者在各个部分之间手动连线,简化了拓扑搭建的繁琐操作,实实在在地提高了仿真效率。

如果Channel Expert自带的Template无法与特定链路的拓扑完全一致,仿真人员可以先选用最接近的Template,在软件自动生成拓扑后,再在已生成拓扑基础上进行手动编辑,增加或删除不必要的链路部分。可以说,Channel Expert的链路拓扑搭建方式即有自动化的,也支持手动编辑,具有相当高的灵活性。

在Snp Expert中查看仿真结果

Snp Expert是目前业界最好的S参数后处理软件,是仿真人员对仿真结果分析的一大利器。Snp Expert支持S参数文件的批量导入、混合模的插损/回损/串扰/ICR/ICN等曲线的快速绘制、S参数的级联和分解、S参数去嵌、仿真结果规范一致性分析、基于PRBS码型的眼图绘制等功能。

在Snp Expert中新建一个工程,将仿真得到的通道S参数文件导入,导入界面如图18所示。Snp Expert会根据S参数文件内部的信息自动进行端口分类,如果用户发现软件端口分类有误,还可以通过Pin Direction一栏下的选项进行调整。

图18

图18 Snp Expert中S参数导入界面

点击图18中的OK按钮,就完成了S参数文件的导入,软件会进入图19所示的界面。在这里,用户首先可以通过Auto Diff按钮自动地给差分端口设置上差分属性。然后,在Category处将S参数类型选择为S Parameter Diff。接着,选择Grid页面,通过该页面下方的多个按钮自动选中所有的Diff IL、Diff RL等数据源。最后,点击New Plot按钮,就可以绘制出所需要的曲线。

Snp Expert的这一系列曲线绘制过程完全在GUI界面中通过鼠标操作来实现,相比而言,在ADS中要绘制出这些曲线,用户需要手动编写一定量的公式,费时费力。Snp Expert的这一功能相当好用,在ADS2016版本新增的S参数分析模块中,也借鉴了Grid页面的形式。从这一点上也可以看到业界EDA大厂对Snp Expert这一功能的肯定。

图19

图19 Snp Expert中S参数设置和绘制界面

在Snp Expert中绘制出各类曲线后,可以参照图20所示的方法调出Compliance Configuration界面,在仿真曲线上添加各类国际标准的Spec红线。图20中在仿真得到的插损曲线上添加了100GBASE-KR4损耗标准红线,设计者就很容易看到当前的设计是否会超出规范的要求。

图20-1图20-2

图20 为仿真曲线添加标准红线

图21

图21 通道串扰计算步骤1

除了添加标准红线之外,根据导入的S参数文件还可以进行近端串扰、远端串扰、ICR等数据的计算。在Channel菜单下选中Xtalk命令,会弹出图21所示的通道串扰计算界面。对于导入的S参数中包含的所有通路,软件自动给出这些通路对应的所有串扰源。用户只需要跟随向导点击Next按钮,在图22界面中选择需要计算的项目,然后点击Plot按钮,就可以立即得到各类串扰曲线。

图22

图22 通道串扰计算步骤2

Snp Expert中还包括了USB Type-C各类参数计算、IEEE802.3BJ中COM指标计算等多种功能,限于篇幅,在本文中不再一一介绍。这些计算功能的原理可能较为复杂,但Snp Expert已经集成了这些功能,用户只需要根据软件界面上的提示进行鼠标操作,即可很方便地得到相关的数据和曲线。

三、高速链路的后仿真

在完成PCB设计之后,通常还需要对高速链路进行后仿真分析,确保实际设计结果与前仿真的预期一致。对于后仿真过程,重点在于对PCB上的实际布线拓扑进行提取和仿真。整体链路的仿真和仿真数据的后处理过程则与前仿真阶段完全一致。

由于实际PCB结构复杂,包含的数据量较多。因此,如何快速、准确地从实际PCB上提取仿真人员需要的走线拓扑,极为考验EDA工具的能力。Via Expert除了能够根据Template建模之外,还为用户提供了直接从PCB上提取走线拓扑的功能。

在图3界面中选择Model With Layout命令,就会弹出图23所示的PCB文件导入界面。用户选择需导入的PCB文件后,Via Expert会解析文件,将PCB中所有的信号网络列在图23的左侧,将能够识别到的电源网络列在图23的右侧。用户从左侧筛选出需要分析的网络,将其移到右侧列表中,然后点击OK按钮。Via Expert经过进一步解析之后,会弹出图24所示的Cut View界面。在Cut View界面上,用户可以根据实际走线形状进行切割,将所需要的走线、信号孔保留下来,去除不必要的成分,得到图25所示的实际走线拓扑的三维模型。在提取的实际走线拓扑两端的信号孔或Pad上加上端口,设置好仿真频段,就可以在Via Expert中进行仿真,最终得到实际走线拓扑的S参数。

图23

图23 Via Expert中PCB导入界面

图24

图24 Cut View界面中截取网络实际走线

经过多个版本的迭代之后,当前的Via Expert软件不仅可以从PCB上提取各种复杂的走线、孔和反焊盘结构,而且对大规模单板的解析效率也较高。通过Via Expert的这一功能,用户可以分别将单板、背板上的走线拓扑提取出来,仿真得到各自的S参数,然后在Channel Expert中仿真整个通道的性能。

图25

图25 从PCB上提取的实际走线拓扑

四、总结

芯禾的Expert系列软件各自均具有强大的功能,互相配合使用,能够实现高速链路的各类仿真。Via Expert可以方便地建出PCB上的各类模型,或者直接从PCB上提取需要的模型,经过仿真后得到模型的S参数。Channel Expert可以对各类通道拓扑进行自动或手动的搭建,即具有灵活性,也能够提高通道搭建的效率。Snp Expert则是目前业界最好的S参数处理软件,不仅能够根据导入的S参数快速生成各类曲线,还集成了大量国际规范标准,便于仿真人员判断仿真结果的可用性。

最为难得的是芯禾是一家研发完全在国内的EDA公司,相比于EDA领域的国际大厂,芯禾能够更迅速地响应国内各类厂家在高速信号仿真领域的需求。从2013年首次使用芯禾的软件到现在,笔者切切实实地感受到了芯禾Expert系列软件的巨大进步。这种进步反过来又帮助了高速信号的仿真人员,不仅提高了仿真效率,更使得仿真人员能够将精力集中在系统设计和优化方面,而不是为各种建模而伤透脑筋。

随着以太网设备端口容量从100GbE向着400GbE、甚至1TbE演进,人们对高效、好用的EDA仿真工具提出了更多的需求。期待芯禾开发的EDA软件功能更加强大,在高速设计领域独领风骚。

cisco

Xpeedic ViaExpert和SnpExpert的使用和对比分析

思科系统(中国)研发有限公司

吉中福(zhoji@cisco.com),张硕(shuozha@cisco.com),马文斌(wenma@cisco.com)

         随着现在高速背板信号的速度越来越快,多层PCB的过孔所引发的信号完整性问题原来越严重,越来越多的信号完整性工程师需要借助EDA工具来帮助评估以及过孔模型的设计。S参数是在高速信号传输领域中,描述无源器件传输特性的重要方式。 本文就芯禾科技Xpeedic的两款软件ViaExpert,以及SnpExpert和行业的一些标准软件进行对比分析,说明了这两款软件在信号完整性仿真领域的一些优势。

(1)ViaExpert

         在高速信号PCB板中,信号为完成在不同的走线层之间的传输,不可避免的需要以过孔的形式进行过渡,正是因为过孔模型的引入,破坏了传输线的连续性,导致了信号在这里产生的反射和失真,引发了严重的信号完整性问题。因此,信号完整性工程师越来越多的使用EDA软件来帮助评估PCB过孔。

         目前市场上主流的一些仿真工具都可以进行PCB的前仿真和后仿真,但是根据不同的叠层以及加工工艺进行不同的过孔模型的建模,成为了信号完整性工程师的难题。例如,现在比较主流的有Ansoft HFSS的ViaWizard软件,如图(1)所示。ViaWizard提供了很好的半自动建模过孔的方式,且可以和HFSS无缝对接,但是缺点就是,过孔的模型比较单一,不能满足信号完整性模型多样化的需求。

      图一a图一b

(a)                                                                    (b)

图(1):HFSS ViaWizard

         ViaExpert提供了很多经典的建模模板,通过这些自带的模板,可以很方便的将过孔模型建立起来,如图(2)所示,ViaExpert提供了差分过孔,表贴器件,AC耦合电容,BGA球,过孔阵列模板,我们选择其中的“Model With SMD”作为例子。SMD(Surface Mounted Devices,表面贴装器件)

图二

图(2)

         如图(3)(a)所示,利用ViaExpert自带的SMD模型,其中包括SMD的Package参数,可以很方便的定义过孔所连接走线的所在层,线宽,线长,信号孔焊盘,地孔的个数,过孔的Pad,Antipad大小,同时还可以调整激励源在Pin上的位置,模拟表贴器件的焊接位置。ViaExpert同时也支持导出所有的模型及计算求解设置到CST和HFSS中,为做对比,同时将模型导入到AnsoftHFSS中,如图(3)(b)所示。值得一提的是,因为ViaExpert对于CST和HFSS的无缝对接,在模型导入后,直接就可以进行计算。

图三a   图三b

(a)                                                                                              (b)

图(3)

          ViaExpert采用Hybrid求解器采用混合算法,对于特定的模型,对于不同的区域采用不同的电磁算法,优化了算法的效率,同时智能地判断信号的传输路径和返回路径,在这些区域重点剖分网格,优化了网格的剖分。

图四a  图四b

(a)                                                                                                                            (b)

图(4)

         最后我们来看下使用ViaExpert和HFSS的仿真后的结果对比,如图(4)所示,(a)为S参数结果,红色和绿色曲线分别为ViaExpert的S11和S21,蓝色和紫色曲线为HFSS的计算结果;(b)为SMD的整个通路TDR结果。由此可见,ViaExpert和HFSS的结果是非常接近的。又正如前面所说,ViaExpert在采用了混合算法和优化路径网格,尽管没有采用HFSS的FEM有限元算法的自适应网格,但是计算精度却丝毫没有降低,同时,在这种结构的求解速度上,ViaExpert的优势却十分的明显,在HFSS使用HPC分布式计算的基础上,ViaExpert差不多有3倍速度的提升。
综上所述,ViaExpert是一款可以快速准确简单进行多种过孔模型的建模和仿真的工具,在这些特殊的模型上,ViaExpert具有非常大的优势。
(2)SnpExpert

         S参数是对互连器件或者系统的微波属性的完美描述,S参数矩阵的每个参量事实上都是正弦信号从互连系统的某一端口的输出和另一端口输入的比较。在传输线结构中,S参数在形式上就定义了哪个端口是信号的输入,哪个端口是输出,因此S参数可以描述传输线到传输线的传输,反射,串扰等直接的测量结果。在差分对中也是可以直接测量的。

         在信号完整性分析中,时域波形的传输特性至关重要,虽然S参数是基于正弦波行为而得到的,但是对于所有线性时不变的互连系统,通过了解正弦波的行为就可以了解其它波形的行为。例如,互连系统对时域波形的每种频率响应都可以通过S参数来描述,S参数的模值反应了系统能量在不同端口之间的比例,相位信息携带着传输时间等信息,通过数学上的傅里叶变化,就将S参数所表征的频率响应,转换成对应的时域响应。

         综上,S参数是一种能表现互连系统响应行为的比较好的方式,因此,对于S参数的分析,处理,转换在信号完整性分析中至关重要。

图五

图(5)

         目前市场上针对S参数处理和分析比较高效的工具有Xpeedic的SnpExpert,如图(5)所示,特点鲜明,功能丰富:

  • 支持多个标准Touchstone格式的S参数并行导入,并且支持大端口数据的导入;支持频域S参数和时域TDR的快速显示,以及SmithChart和Polar绘图;
  • 支持类似PLTS的网格显示模式,一键式定义差分对和设置串扰的攻击线受害线;
  • 内置S参数无缘性,因果性,互易性和稳定性指标的检查;
  • 内置延时和抖动计算模块;
  • 包含调整端口顺序,S参数拆分和S参数合并等专业S参数处理功能内置报告模板,一键式绘制各种曲线,自动生成相应的文档;
  • 除芯片上pad的寄生效应,直通去嵌用于移除测量工具的影响,从而得到被测器件的S参数;
  • 内置二维全波求解器用于提取多种传输线结构的RLCG参数和S参数;

         以其中一两个功能为例,S参数的显示和TDR的结果,对于评估一个系统非常重要,前者可以知道系统的损耗,后者可以直观的观测到系统通道的连续性情况。以一实际高速系统为例,通道从BGA区域出线,经过一个长达10inch的差分带状线,中间经过一次换层,到达连接器区域,用安捷伦矢量网络分析仪测得了S参数。如图(6)所示,(a)为其在SnpExpert打开下的经过差分转换后的S参数;(b)为经过SnpExpert转换后的时域TDR反射结果。由此可以非常直观的分析整个系统的频域和时域特性。

图六a图六b

(a)                                                                                                                    (b)

图(6)

         图(7)是同样的用安捷伦PLTS软件处理的S参数,结果几乎一致,由此可见,SnpExpert跟同类软件相比,同样的高效准确。

图七a    图七b

(a)                                                                                                                      (b)

图(7)

         在高速互连系统设计中,信号完整性工程师需要设计PCB的阻抗连续,以及评估系统通道在PCB上的损耗,SnpExpert的二维全波求解,可以帮助工程师快速的得到结果。以一微带线为例,微带线因为传输线置于空气中,信号一部分位于介质基板中,一部分位于空气,电磁场的传输过程更加的复杂。
如图(8)所示,首先以行业的标准软件SI9000,设计一对真实高速系统PCB表层差分出线,参数输入后,得出其差分阻抗为97.24ohm。打开SnpExpert的二维求解器,输入相同的参数,如图(9)所示。

图八

图(8)

图九图(9)

         如图(10)(a)所示,红色曲线为SnpExpert计算的频带从DC-20GHz下的微带线的阻抗,在5GHz下,阻抗为98ohm。紫色为HFSS计算的阻抗,为97ohm。三款软件,都有相同的计算精度。图(b)为此设定此微带线为1inch下,SnpExpert和HFSS计算下的S参数,结果几乎一致,而回波损耗大概5dB的误差,源自于SnpExpert在计算的时,以计算的阻抗为参考,而HFSS以标准100ohm为参考阻抗。

 图十a图十b

 (a)                                                                                                                   (b)

图(10)

         综上,SnpExpert功能强大,既能如PLTS那样处理S参数,又能像SI9000一样设计二维传输线的阻抗,同时还能如HFSS一样计算传输线的损耗,集这些软件的优势为一体,是信号完整性工程师好的应用工具。

总结,本文主要针对Xpeedic的两款信号完整性领域的分析软件ViaExpert和SnpExpert进行简单的介绍试用,并通过其与行业其它标准软件,HFSS ViaWizard,HFSS,Agilent PLTS,SI9000等软件进行对比,说明了Xpeedic的ViaExpert和SnpExpert这两款软件的功能强大,计算准确快速,同时智能化程度高,操作简单方便,证明是信号完整性工程师不可多得的应用工具。

ibis-banner

Xpeedic to Exhibit at ICCAD 2016

Date: Oct.12-13, 2016
Location: Changsha, China
Booth#: 29-30

Xpeedic Technology Co. Ltd, will exhibit at CSIA-ICCAD 2016 Annual Conference in Changsha on Oct.12-13, 2016.

ICCAD is a most important annual event for IC design industry in China. It creates a biggest platform for enterprises within China IC industry chain to exchange their expertise and to build up networks. This year, the theme is “Chip Silicon Valley in Xiangjiang River, realize your dream”.

At booth 29-30,Xpeedic will showcase their latest update in RF front end miniaturization solution and high speed signal integrity (SI) solution in the conference. Their IP on silicon integrated passive devices (IPD) delivers the industry-leading combination of performance and integration to enable system-in-package (SiP) for a broad range of applications. Their fast and accurate SI software enables the quick way to simulate the high speed channel for both pre-layout and post-layout scenarios.

Dr. Wenliang Dai, co-founder, VP Engineering, will also present the leading design method “Faster, accurate, user-friendly – An advanced RF IC EDA and IP solution from China” within EDA forum on Oct.13.

For more details , please go to the conference official website: http://www.cicmag.com/bbx/532285-532285.html