Seminar:100GBase-KR4协议的全通道建模优化
随着芯和半导体EDA工具的使用群体越来越广,我们很高兴的向大家推出《芯和半导体EDA培训系列课程》,以帮助大家更直接的掌握我们软件的应用技巧和实战攻略。
首期课程将围绕高速数字设计,和大家一起探讨“基于100GBase-KR4协议的全通道建模与优化”。本期主要围绕25G链路中过孔建模和优化、传输线建模和优化、材料选型、连接器选型等设计要点展开,介绍如何进行基于100GBase-KR4协议的全通道建模与优化。 课程将由芯和半导体资深技术支持王锐和刘岩讲师领衔主讲。
本课程对购买了芯和半导体EDA工具的客户免费开放(每个License限报名两人),也欢迎其他有兴趣的工程师报名参加。
机会难得,欢迎大家报名和专家面对面交流!
课程精彩内容
IEEE 802.3bj (100GBase-KR4)系统规范介绍
Via的快速建模与优化
Transmission Line的快速建模与优化
全通道的快速建模与优化
现场操作演练,现场答疑解惑
课程安排
时间: 2017年1月13日 周五 10:00-16:00
地点: 芯和半导体上海培训中心
地址: 祖冲之路2290弄展想广场1号楼1101室(近2号线广兰路站)
课程注册费用: 1000元/人(含授课费、资料费、课程期间午餐、茶歇等费用),学员交通、食宿等费用自理;
优惠折扣:通过本邮件报名的前十名学员,可享课程注册费全额减免,请在注册时确认
点击“立刻报名”,开启你的培训之旅。报名时请标注“公司+姓名+职位+人数+手机+邮箱地址”。
2017
1月13日