时间：2024年4月24日-25日

地点：上海世博展览馆 1号馆

　　2024年4月24日-25日，NEPCON China 2024即将在上海开幕。作为本次活动最重要的论坛之一，芯和半导体联合创始人、高级副总裁代文亮博士将在“SiP及先进半导体封测技术大会”上发表题为《多物理场仿真EDA使能异构集成先进封装设计》的主题演讲并参加产业对话。

活 动 简 介

　　NEPCON China 2024中国国际电子生产设备暨微电子工业展览会，联合物联网展，将共同打造展示面积60，000㎡专业大展，800家优质参展企业及品牌， 30+ 同期总体展会现场活动，为业界人士提供一个展示创新技术、交流行业趋势、拓展商业合作、优化供应链的绝佳平台。

　　本次SiP及先进半导体封测技术大会，将聚焦先进封装技术的发展趋势及关键材料的研发、先进封装的设计仿真和工艺协同优化、中国芯降本提质、SiP封装技术与设计、以及来自终端的案例分析等。

　　两天的议程干货满满，多家半导体名企汇聚、大咖云集，数十位重量级演讲嘉宾齐聚盛会现场，解析半导体市场行情、聚焦封测领域发展趋势，致力于推动封测产业上下游协同发展，共促产业链生态繁荣。

主 题 演 讲 

• 演讲主题：多物理场仿真EDA使能异构集成先进封装设计

• 演讲人：芯和半导体联合创始人、高级副总裁代文亮博士

• 时间：4月24日 15:00-15:30

• 简介：随着人工智能发展对算力的需求越来越大，Chiplet技术及其依赖的先进封装异构集成在后摩尔时代吸引越来越多的关注和青睐，特别是在国际领先企业基于Chiplet架构成功发布高性能计算芯片产品后，2.5D\3D Chiplet异构集成为半导体产业突破先进制程工艺瓶颈的重要方向。Chiplet集成系统实现面临架构探索、顶层设计、布局布线、仿真分析、先进封装、异构集成及EDA支撑平台等方面的诸多挑战，本次演讲将深入浅出地聚焦Chiplet先进封装设计分享如何构建一站式多物理场耦合仿真EDA平台，应对Chiplet架构先进但实现复杂的技术难点，助力Chiplet 异构集成系统的开发和优化。

大 会 议 程

芯和半导体 2.5D/3DIC Chiplet 先进封装EDA平台

点击这里，了解详情。