产品介绍

Genesis PCB是芯和半导体Genesis盘古电子系统设计平台的核心组成模块之一。Genesis作为面向封装和PCB板级系统设计的全流程软件平台，集成了原理图设计（Genesis  SCH）、先进封装设计（Genesis PKG）、PCB设计（Genesis PCB）和器件库管理（Genesis LIB）等模块。Genesis PCB专注于其中的电路板设计领域，与平台内其他模块共享统一的数据格式与操作环境，并与平台的仿真能力深度耦合，共同践行“仿真驱动设计”的理念。

Genesis PCB主要应用于系统印制电路板（PCB）设计场景，服务于负责刚性PCB, 高密度互连HDI，背钻等不同类型和规模的电路板设计工程师。其核心技术基于规则管理器驱动的设计方法，通过完善的物理、电气及间距规则体系约束设计行为。Genesis PCB的优势在于其从电路网表导入到物理实现，和最终光绘输出的完整设计流程，与紧密的设计和仿真驱动能力：它支持正负片层叠定义，支持基于网表和器件属性驱动的器件交互和自动布局，提供灵活的交互式布线，自动化逃逸和通道布线功能以提升布线效率；同时，设计支持电气，物理，间距，DFM等不同领域的通用设计规则管理器，也支持针对信号SI/PI，DFM领域参数化和定制化规则检查；并在设计内有效集成了阻抗预测，对接内外部仿真平台，在设计阶段即可提前发现并解决信号、电源及热等问题，有效减少设计迭代，缩短产品研发周期。

Genesis PCB电路板设计工具

主要功能 

• 第三方设计导入和迁移：支持Cadence（*.brd,*.mdd）, Mentor(*.tgz)，PADS(*.asc), Altium Designer(*.pcbdoc)主流平台的PCB设计和复用模块直接导入，实现设计迁移，支持项目封装库一键导出。
• 设计数据导入：支持DXF, 网表，Pindelay, IPC2581, Gerber等设计流程中所需的各种准备数据导入。支持基于这些数据进行草图编辑，板框创建，网表更新，禁布和限高区创建等。
• 层叠设计： 支持设计导体层类型，正片或负片，层厚，材料，非功能焊盘去除，介电常数等设计层关联参数设置。支持设计非电器层创建，并增加到光绘，布局，视图等设计参考和导出数据集中。
• 支持设计单位，颜色，飞线，字号，焊盘填充等视图设置。支持格点开关与自定义，飞线的分类开关，设计对象缩放，高低亮，数据属性提示，支持便捷功能快捷键定义，支持菜单风格切换，和交互命令，坐标，信息的实时输出。支持设计层显隐性，对象选择过滤器开关，设计内网络和器件的快速定位。
• 设计规则管理器： 支持针对各类协议总线的电气，物理，间距（同网和异网）规则，在设计内根据单端，差分类别，分层，分组，分区域的设置；支持不同器件间DFM规则，网络与器件对应的各种常见属性，如电压，最小线宽，管脚类型，差分，背钻关联属性的设置。
• 交互式布局：支持基于网表驱动下的设计封装按单个，批量，复用模块等不同规模交互式摆放，支持布局动态对齐，以及摆放后的器件交互式移动，镜像，旋转，对齐，分组，锁定等布局功能，支持对象基于坐标或吸附模式的精确抓取及摆放，提升布局准确性和效率。
• 交互式布线：支持单端，差分，Bus不同规模和弧形，直线，不同角度与样式参数化布线，支持布线过程中的通孔，盲埋孔定义和调用; 支持布线间距，回流，孔距等自定义；支持基于高亮，贴近，推挤三大模式布线，支持布线后的推挤以及基于等长规则的蛇形绕线，支持布线后自动平滑。
• 自动布局：支持基于设计内，设计间的模块化定义和复用。支持布局后管脚和器件交换，支持基于属性，优先级，分组设置，在DDR，电源，射频等典型场景下的参数和自动化布局。
• 自动布线：支持基于设计内，设计间的布线数据阵列拷贝，基于坐标或吸附模式的精准粘贴；支持BGA/QFN/SOP等高密器件自动打孔，内层逃逸，支持模块间的通道布线；以及布线后对布线跨层，线宽，阵列过孔的参数化变更。
• 铜箔功能：支持动态，静态铜箔参数化创建，基于全局和局部设置在最小面积和宽度的正确避让；支持分正负片层，类型的铜箔参数化连接；支持铜箔优先级调整，合并，拆分等布尔运算，支持基于非电气层对象与铜箔的避让，挖空，隔离作用。支持通用的孤岛，天线，封闭与拆分等Shape边界判断与编辑功能。
• DRC功能：基于设计规则管理器的定义，应用，以及分析开关控制设计内DRC的动态和正确生效。支持全局，区域刷新DRC，支持对DRC违规值通过分层，分级，归类，并对关联信息排序和查看，支持定位和测量验证，支持DRC的忽略和恢复处理；支持DRC快速筛选和报告导出。
• 信号SI/PI检查：支持基于协议总线的定义，支持SI/PI信号设计内批量参数化检查，以及检查结果快速归类，过滤，排序，定位功能。有效提升重要协议信号的质量，提升设计签核效率。
• 设计内DFM检查：支持基于丝印，阻焊，测试点，禁布区，光学点等DFM规则参数化检查，支持自定义检查集，支持检查结果分类过滤和导出。把DFM问题提前在设计内捕获和解决。
• 设计内仿真分析功能：支持设计内对网络类别，通过器件设定模型，刷新XNET。支持设计内定义和执行直流压降仿真，热仿真，基于理想平面的快速阻抗预测。支持仿真结果与设计流程集，通过云图和动态仿真值，有效减少多轮仿真迭代，有效驱动和指导PCB设计。
• 设计报告与数据：支持设计内连接完成度，钻孔类别，器件类型等互连数据统计，支持铜箔，DRC，连接性状态刷新和定位，针对常用的无效孔盘，悬空线孔，信号跨分割等设计查询报告，支持快速导出和自定义排序查询。
• 多人协同检视：支持定义，开启不同轮次的设计检视，支持多人协同检视，添加检视意见，修改和回复，刷新检视意见。根据检视意见分类，查询，提前避免设计隐患的发生，提升设计质量。
• 生产制造数据导出： 支持标准274X光绘，钻孔，IPC356和IPC356a，器件布局，PDF等生产制造所需要的制造数据导出，支持通用标准ODB++，IPC2581，以及结构协同设计需要用的DXF,IDF, STEP文件导出。

功能一览

常见问题 FAQ

Q：Genesis PCB支持哪些第三方平台的设计导入？

A：支持Cadence（*.brd,*.mdd）、Mentor(*.tgz)、PADS(*.asc)、Altium Designer(*.pcbdoc)等主流平台的PCB设计和复用模块直接导入，实现设计迁移，并支持项目封装库一键导出。

Q：Genesis PCB和Genesis平台其他模块是什么关系？

A：Genesis PCB是Genesis盘古电子系统设计平台的核心组成模块之一，专注于电路板设计领域，与原理图设计（Genesis SCH）、先进封装设计（Genesis PKG）、器件库管理（Genesis LIB）等模块共享统一数据格式与操作环境，并与平台仿真能力深度耦合。

Q：Genesis PCB在设计阶段能否提前发现信号和电源问题？

A：可以。Genesis PCB支持设计内定义和执行直流压降仿真、热仿真，以及基于理想平面的快速阻抗预测，仿真结果通过云图和动态仿真值驱动和指导PCB设计，有效减少多轮仿真迭代。

Q：Genesis PCB支持哪些生产制造数据的导出？

A：支持标准274X光绘、钻孔、IPC356和IPC356a、器件布局、PDF等生产制造所需数据导出，并支持ODB++、IPC2581及结构协同设计所需的DXF、IDF、STEP文件导出。

Q：Genesis PCB是否支持多人协同设计检视？

A：支持。可定义并开启不同轮次的设计检视，支持多人协同检视、添加检视意见、修改和回复，并根据检视意见分类查询，提前避免设计隐患的发生。