2023年8月23日-24日，elexcon2023深圳国际电子展暨 SiP China 2023第七届中国系统级封装大会在深圳顺利召开。芯和半导体创始人、CEO凌峰博士领衔本届主席团，全产业链洞察Chiplet实现的挑战和机会。

“近年来，先进封装技术的内驱力已从高端智能手机领域演变为高性能计算和人工智能等领域，当前集成电路的发展受存储、面积、功耗和功能四大方面制约，以芯粒( Chiplet)异构集成为核心的先进封装技术，将成为集成电路发展的关键路径和突破口。本届大会将重点关注异构集成Chiplet技术、先进封装与SiP的最新进展，推动异构集成解决方案和产品的落地。”

凌峰博士作为本届大会主席，在开场主旨演讲中带领大家一起回顾了中国系统级封装大会过去六年的历程：这六年我们一起见证了中国SiP行业的成长，从长三角到大湾区，蓬勃发展；这六年我们一起见证了SiP封装技术的持续革新，从2D到2.5、3D，从手机射频前端应用为主的SIP, 到HPC高性能计算驱动的异构集成、Chiplets。中国系统级封装大会已经成为中国SiP生态圈最重要的年度聚会之一，作为最新的第七届大会，我们集合了各个细分行业的领先企业，以Chiplet的实现为核心，从设计、制造的两极入手，设置了六个专业的分论坛，全产业链洞察Chiplet实现的挑战和机会。

随着超高性能计算和人工智能芯片对算力的诉求越来越大，传统SoC（System on Chip）正大步走向新型SoC（System of Chiplets）的设计。Chiplets相比传统SoC优势集中在：

• 更小的芯粒尺寸，带来更高的良率，并突破光罩尺寸的限制，降低制造成本

• 芯粒具有更多的工艺节点选择，可以将最佳节点实现的芯粒进行混合集成

• 硅IP复用，提高研发效率，摊薄NRE成本，缩短上市周期

然而，Chiplets系统从单芯片系统转换为多芯片异构集成系统，对于设计公司来说面临的最大的考验是“复杂大芯片”的系统的拆分、组合、架构规划，这不仅是一个技术问题，也是一个产品线规划问题。

架构师需要考虑的不再只依赖工艺和架构等少数几个维度，而是：如何把大规模芯片拆分好(需要考虑Chiplet间访问频率、带宽、缓存一致性等）；如何基于先进封装将功能芯片组合在一个结构中实现最佳PPAC或不同产品组合（需要考虑满足对不同领域、不同场景对于信息传输速度、功耗、散热、成本等要求）；如何选择合适的工艺制程、封装技术、系统集成、互联协议（需要考虑Known-good-die、测试、封装结构、良率、成本等因素）；具体到设计实现方面，如何实现多芯片系统的架构探索、设计实现、可靠性仿真分析的系统级协同设计和分析，达到先进封装的Chiplet多芯片系统的高效高质实现。

设计之外的另一端，先进封装技术是Chiplet实现的保证。目前集成面积已经可以达到2.5倍的晶圆掩膜尺寸Reticle size，预计2024年这个尺寸可进一步扩展到4倍。多家国际晶圆厂已经推出了量身定做的先进封装平台并实现量产，国内的Chiplet制造企业也正摩拳擦掌，推动Chiplet的尽快落地。

凌峰博士在演讲的最后联合此次大会的主席团成员，倡导Chiplet产业链企业加强合作和串联，一起抓住机遇，壮大国内Chiplet生态。

分论坛主持

芯和半导体联合创始人、高级副总裁代文亮博士担任了Chiplet行业应用解决方案XPU分论坛的主席，带领演讲嘉宾分享了众多Chiplet在XPU领域的应用。