如何使用 3DIC Compiler实现芯片堆叠设计
先进封装从MCM发展到2.5D/3D堆叠封装，目前发展最快的制造商是TSMC。TSMC从Foundry端延伸入2.5D/3D先进封装，称为3D Fabric。近十年来TSMC的2.5D先进封装技术经历了5代更新，硅载板的面积已经达到3倍光罩尺寸，最新技术可以集成8个HBM，支持eDTC，同时改进了TSV和TIM材料，以及厚铜互连，对于3D堆叠的PI、SI、Thermal和Stress等方面都有了很好的的改善。与此同时NVIDIA的A100单芯片面积为826mm2，逼近光罩尺寸极限，而大芯片面临低良率、成本增加的问题，这直接导致了Chiplet技术成为炙手可热的话题。TSMC在SoIC的未来十年的计划中描述每两个相邻工艺节点的bump pitch缩小70% ，从而达到每工艺节点2倍带宽密度的扩展，以及EEP（Energy Efficiency Performance)提升。
